Как я понял исходя из чтения мануалов Intel-а, Spurious прерывания могут генерироваться LAPIC-ом, только в случае манипуляций с регистром TPR.
Intel Corporation писал(а):
"A special situation may occur when a processor raises its task priority to be greater than or equal to the level of the interrupt for which the processor INTR signal is currently being asserted."
И только в том случае, когда в TPR выставляется приоритет выше, чем текущий приоритет кода выполняемого процессором. Например, когда в TPR записывается 0xFF из system call, который выполняется с приоритетом 0х00. Однако с другой стороны, если манипуляции с TPR будут проводиться ТОЛЬКО в обработчиках аппаратных прерываний и ТОЛЬКО таким образом, что в TPR будет выставляться приоритет ниже приоритета кода обработчика из которого этот приоритет будет выставляться, то spurious прерываний мы не увидим вообще.
Вывод: избежать spurious прерываний можно за счет соответствующей организации кода OS.