OSDev

/*-----------------------------------------------------------------------------
 *
 *---------------------------------------------------------------------------*/
void kthread_suspend(thread_t* thread, bool suspend)
{
   stop(); /* Тормозим планировщик */

   if (suspend) /* Если надо усыпить поток */
   {
      remove_thread(thread);         /* Удаляем его из очереди выполнения */
      thread->list_item.list = NULL;  /* Метим его не принадлежащим никакому списку */
      thread->suspend = true;       /* Ставим флаг что поток спит */
      add_wait(thread);                /* Заносим в список спящих потоков */
   }
   else /* если поток надо разбудить */
   {
       remove_wait(thread);                    /* Убираем его из списка спящих */
      thread->wait_list_item.list = NULL;   
      thread->suspend = false;
      add_thread(thread);                     /* Снова ставим в очередь выполнения */
   }

   start(); /* Пускаем планировщик */
}

asm volatile ("xchg (,%1,), %0" : "+r"(old_value): "r"(mutex));

#------------------------------------------------------------------------------
#
#   Bochs configuration file
#   (c) maisvendoo, 01.07.2013
#
#-------------------------------------------------------------------------------

#-------------------------------------------------------------------------------
#   BIOS
#-------------------------------------------------------------------------------
romimage: file=$BXSHARE/BIOS-bochs-latest

#-------------------------------------------------------------------------------
#   CPU
#-------------------------------------------------------------------------------
cpu: model=p2_klamath,count=1,ips=50000000,reset_on_triple_fault=1,ignore_bad_msrs=1,msrs="msrs.def"
cpu: cpuid_limit_winnt=0
cpuid: level=6, mmx=1, sep=1, sse=sse4_2, apic=xapic, aes=1, movbe=1, xsave=1

#-------------------------------------------------------------------------------
#   Memory
#-------------------------------------------------------------------------------
memory: guest=512, host=256

#-------------------------------------------------------------------------------
#   ATA
#-------------------------------------------------------------------------------
ata0: enabled=1, ioaddr1=0x1f0, ioaddr2=0x3f0, irq=14
ata1: enabled=1, ioaddr1=0x170, ioaddr2=0x370, irq=15
ata2: enabled=0, ioaddr1=0x1e8, ioaddr2=0x3e0, irq=11
ata3: enabled=0, ioaddr1=0x168, ioaddr2=0x360, irq=9

ata0-master: type=disk, mode=flat, path="/home/maisvendoo/PhantomEx/hdd/hdd.img"

#-------------------------------------------------------------------------------
#   Boot
#-------------------------------------------------------------------------------
boot: disk

floppy_bootsig_check: disabled=1
#-------------------------------------------------------------------------------
#   Bochs log
#-------------------------------------------------------------------------------
log: /home/maisvendoo/phantom/logs/bochsout.txt

panic: action=ask
error: action=report
info: action=report
#debug: action=1, pci=report # report BX_DEBUG from module 'pci'

megs: 128
#-------------------------------------------------------------------------------
#   GDB interface
#-------------------------------------------------------------------------------
gdbstub: enabled=1, port=1234, text_base=0, data_base=0, bss_base=0

/*------------------------------------------------------------------------------
//
//----------------------------------------------------------------------------*/
void init_apic_timer(u32int quatum)
{
   cpu_ver_ext_t   ver_ext;
   u64int         msr_0x1B = 0;
   u32int         tmp = 0;
   u32int         cpu_bus_freq = 0;

   get_cpu_ver_ext(&ver_ext);

   if (ver_ext.apic == 0)
   {
      print_text("APIC is not supported by this processor...FAIL");
      return;
   }

   /* Get APIC base address */
   apic = get_apic_base() & 0xFFFFF000;

   /* Set interrupt handler */
   register_interrupt_handler(IRQ7, &apic_spurios_callback);
   register_interrupt_handler(IRQ0, &apic_timer_callback);

   /* Initialize LAPIC in known state */
   apic_set_register(APIC_DFR, 0xFFFFFFFF);

   tmp = apic_get_register(APIC_LDR);
   tmp &= 0x00FFFFFF;
   tmp |= 1;

   apic_set_register(APIC_LDR, tmp);
   apic_set_register(APIC_LVT_TMR, APIC_DISABLE);
   apic_set_register(APIC_LVT_PERF, APIC_NMI);
   apic_set_register(APIC_LVT_LINT0, APIC_DISABLE);
   apic_set_register(APIC_LVT_LINT1, APIC_DISABLE);
   apic_set_register(APIC_TASKPRIOR, 0);

   /* Enable APIC global */
   set_apic_base(get_apic_base());
   apic_set_register(APIC_SPURIOS, IRQ7 | APIC_SW_ENABLE);
   apic_set_register(APIC_LVT_TMR, IRQ0);
   apic_set_register(APIC_TMRDIV, 0x03);

   /* Initialize PIT channel 2 in one-shot mode */
   u8int tmp_port = inb(0x61);
   tmp_port &= 0xFD;
   tmp_port |= 1;

   outb(0x61, tmp_port);
   outb(0x43, 0xB2);
   outb(0x42, 0x9B);
   inb(0x60);
   outb(0x42, 0x2E);

   tmp_port = inb(0x61);
   tmp_port &= 0xFE;

   tmp_port |= 0x03;

   outb(0x61, tmp_port);

   apic_set_register(APIC_TMRINITCNT, 0xFFFFFFFF);

   do
   {
      tmp_port = 0;
      tmp_port = inb(0x61);
      tmp_port &= 0x20;

   } while (!tmp_port);

   apic_set_register(APIC_LVT_TMR, APIC_DISABLE);

   tmp = apic_get_register(APIC_TMRCURRCNT);

   cpu_bus_freq = (0xFFFFFFFF - tmp + 1 )*16*100;

   tmp = cpu_bus_freq/quatum/16;

   apic_set_register(APIC_TMRINITCNT, (tmp < 16 ? 16 : tmp));
   apic_set_register(APIC_LVT_TMR, IRQ0 | TMR_PERIODIC);
   apic_set_register(APIC_TMRDIV, 0x03);
}

set_apic_base(get_apic_base());

/*------------------------------------------------------------------------------
//
//----------------------------------------------------------------------------*/
u32int apic_get_register(u32int reg_idx)
{
   return *(u32int*) (apic + reg_idx);
}

/*------------------------------------------------------------------------------
//
//----------------------------------------------------------------------------*/
void apic_set_register(u32int reg_idx, u32int value)
{
   *(u32int*) (apic + reg_idx) = value;
}

/*------------------------------------------------------------------------------
//
//----------------------------------------------------------------------------*/
u32int get_apic_base(void)
{
   u64int msr = 0;
   u32int apic_base = 0;

   read_msr(IA32_APIC_BASE_MSR, &msr);

   apic_base = (u32int) msr;
   apic_base &= 0xFFFFF100;

   return apic_base;
}

/*------------------------------------------------------------------------------
//
//----------------------------------------------------------------------------*/
void set_apic_base(u32int apic)
{
   u64int   msr = 0;

   msr |= apic;
   msr &= 0xFFFFF100;
   msr |= IA32_APIC_BASE_MSR_ENABLE;

   write_msr(IA32_APIC_BASE_MSR, &msr);
}

/*------------------------------------------------------------------------------
//
//----------------------------------------------------------------------------*/
#define   IA32_APIC_BASE_MSR         0x1B
#define   IA32_APIC_BASE_MSR_BSP      0x100
#define   IA32_APIC_BASE_MSR_ENABLE   0x800

/*------------------------------------------------------------------------------
//
//----------------------------------------------------------------------------*/
#define      APIC_APICID         0x020
#define      APIC_APICVER      0x030
#define      APIC_TASKPRIOR      0x080
#define      APIC_EOI         0x0B0
#define      APIC_LDR         0x0D0
#define      APIC_DFR         0x0E0
#define      APIC_SPURIOS      0x0F0
#define      APIC_ESR         0x280
#define      APIC_ICRL         0x300
#define      APIC_ICRH         0x310
#define      APIC_LVT_TMR      0x320
#define      APIC_LVT_PERF      0x340
#define      APIC_LVT_LINT0      0x350
#define      APIC_LVT_LINT1      0x360
#define      APIC_LVT_ERR      0x370
#define      APIC_TMRINITCNT      0x380
#define      APIC_TMRCURRCNT      0x390
#define      APIC_TMRDIV         0x3E0
#define      APIC_LAST         0x38F
#define      APIC_DISABLE      0x10000
#define      APIC_SW_ENABLE      0x100
#define      APIC_CPUFOCUS      0x200
#define      APIC_NMI         (4 << 8)
#define      TMR_PERIODIC      0x20000
#define      TMR_BASEDIV         (1 << 20)

/*------------------------------------------------------------------------------
//
//----------------------------------------------------------------------------*/
u32int apic_get_register(u32int reg_idx)
{
   volatile u32int* reg = (u32int*) (apic + reg_idx);

   return *reg;
}

/*------------------------------------------------------------------------------
//
//----------------------------------------------------------------------------*/
void apic_set_register(u32int reg_idx, u32int value)
{
   volatile u32int* reg = (u32int*) (apic + reg_idx);

   *reg = value;
}

(uint32*)(apic+APIC_DFR)=0xFFFFFFFF;

mov   dword [apic+APIC_DFR], 0FFFFFFFFh

*(uint32*)(apic+APIC_DFR)=0xFFFFFFFF;

   //Enable Local APIC by "Spurious Interrupt Vector Register" and set spurious int vector to 0x4F
   *(volatile UINT*)0xFEE000F0 = (*(volatile UINT*)0xFEE000F0 & ~0x1FF) | 0x100 | 0x4F;
   //Test the presense of Local APIC, trying to zeroing a read-only port
   *(volatile UINT*)0xFEE00030 = 0;
   if(*(volatile UINT*)0xFEE00030 == 0) { ExitSystem(); }
   bLocalAPIC = true;
   LAPIC_Ver = *(volatile UINT*)0xFEE00030 & 0xFF;