OSDev

1)Кто-то знает как взаимосвязаны кэш и TLB? Гарантирована ли когерентность данных между ними?
2)Возможен ли 64битный нереальный режим? Когда-то эта тема поднималась на васме, но продолжения не получила. Сейчас вспомнил и задумался. Теоретически вроде можно, маны не запрещают явно...

Какой из кешей имеется в виду? Есть общий кеш данных процессора, есть кеш таблиц переадресации. Вообще, TLB стоит особняком и может быть ни с чем не когерентен. Подробно кеширование описано в разделе 4.10 IASDM.



Не думаю. 64-битный режим без страничной адресации явно запрещен, как и страничная адресация в реальном режиме. Так как лимиты сегментов в 64-битном режиме не используются, то и в теневых регистрах во время работы и после выхода останутся 32-битные лимиты.

64-разрядные команды не могут использоваться в каких-либо режимах, кроме "длинного", т.е. 64-разрядного. Соответственно, в "нереальном" режиме просто невозможно сформировать 64-разрядные адреса, чтобы к чему-нибудь далёкому адресоваться.

Мы опять смеемся

ПРЕДУПРЕЖДЕНИЕ. Есть о чём сказать по существу -- говорите, нет -- молчите. Здесь спам не нужен.

И как вы предлагаете адресовать все 64-битное пространство 32-битным набором команд? Даже если с базовым регистром извратиться, то больше 4 гб дополнительного АП получить не удастся.

Мы не предлагаем, мы делаем. Атрибуты сегмента и все такое, задумайтесь. Мальчуганы просасывают, серьезные посоны делают. Если подсказок мало, почитайте про пейджинг в 3 главе

Вы действительно зря забрели сюда. Такая манера общения здесь не принята.