pavia писал(а):
А как же FPU и SIMD сопроцессоры? Неужели стройность команд остаётся?
Как ни странно, остаётся.
Цитата:
Ихмо ARM команд много, так что стройности мало. Просто архитектура молодая поэтому много ещё не добавили.
Команд в несколько раз меньше, чем в ИА-32. Не на несколько процентов, а в несколько раз. Разницу чуете? А архитектура отнюдь не молодая -- всего на несколько лет моложе ИА-32.
Цитата:
Режимов вы сами сказали много ещё больше чем у intel. Кто сказал что похожи? Вы описания видели там каждый режим описан так как у intel не описывается. Так что особенностей больше, что хуже. С чего-бы вдруг такие сложные описания?
Если бы всё было просто все описывалось кратко и лаконично.
Прежде чем говорить ерунду насчёт "особенностей больше", изучите внимательно предмет, а затем сравните и количество, и качество различий между режимами у АРМа и режимами ИА-32. А что касается краткости и лаконичности описания, то это, извините, никакого отношения к сложности архитектуры вообще не имеет. Вы, например, даже элементарные вещи таким языком излагаете, что зачастую невозможно понять, о чём речь; и что, на основании Вашей неспособности внятно изъясняться (письменно, во всяком случае) на русском языке надо теперь любую ерунду объявлять суперсложной?
Цитата:
MPU в процессоре присутсвует. Без него никуда. Надо будет сравнить, но не думаю что оно сделано лучше чем у intel.
Глупость. Ни MMU, ни MPU не являются необходимыми компонентами процессоров: мир не заканчивается на Линухе и Винде, которые без MMU жить не могут (хотя Линух есть и в обрезанном варианте, без виртуальной памяти -- ucLinux вроде зовётся; ему MMU не нужно). В одних моделях что-то из этого есть, в других -- нет. Под конкретную задачу выбирается конкретный процессор с конкретными возможностями. Если мне надо снимать показания с пяти датчиков и передавать их по RS-232, на кой ляд мне MMU сдалось? Чтоб процессор больше стоил и больше жрал? И, кстати говоря, уже то, что АРМов нет сегментации, делает их управление памятью одновременно и проще, и лучше: в ИА-32 сегментация только мешает, не принося никакой реальной пользы, а не использовать её невозможно из-за бредовости архитектуры (пускай даже использование и сводится к единоразовому заполнению таблицы дескрипторов и загрузке селекторов в соответствующие сегментные регистры).
Цитата:
Сто-пудово нет динамического размера страниц?
Динамического размера страниц нет и в ИА-32, насколько помню. Вот страницы разных размеров -- они есть и там, и там, но в АРМ всё проще.
Цитата:
А если еще заглянуть в ссылку что я дал выше ещё и виртуализацию добавили.
Ага, только эта самая виртуализация присутствует в 5% процессоров, а в остальных её нет за ненадобностью (у ИА-32, кстати говоря, она тоже не во всех процессорах имеется, хотя здесь есть определённые сомнения: возможно, что в младших моделях её просто искусственно блокируют из "рыночных" соображений). Как в 70% нет MMU -- за той же самой ненадобностью. Плюс остаётся открытым вопрос о сложности этой самой виртуализации (а у ИА-32 с этим точно хуже, поскольку существуют две принципиально разные схемы виртуализации: интеловская и АМДшная, которые между собой совершенно не совместимы).
Но что могу сказать с полной уверенностью, так это то, что создание для АРМа полноценной системы виртуальных машин возможно без всякой аппаратной поддержки виртуализации, достаточно лишь наличия MMU (т.е. ситуация та же самая, что в своё время была на ИБМовских мэйнфреймах, где впервые СВМ и появилась). Ну а на ИА-32 СВМ без аппаратной поддержки виртуализации невозможна в принципе: ряд системных команд являются непривилегированным, а значит, невозможно обеспечить их программную эмуляцию...
Кстати говоря, полное описание архитектуры АРМ 7-й версии (последней на данный момент) занимает 2158 страниц; а у Интела -- 4040. Не кажется ли Вам, что вдвое больший объём документации как бы намекает?