OSDev http://osdev.su/ |
|
ПЛИС http://osdev.su/viewtopic.php?f=18&t=854 |
Страница 1 из 3 |
Автор: | pavia [ 17 янв 2014, 19:09 ] |
Заголовок сообщения: | ПЛИС |
Наконец-то дождался свой посылки из Китая шла 80 дней. Из них 60 на таможне. Можно делать свой проц. Ушёл расчищать место на жёстком диске. |
Автор: | SII [ 17 янв 2014, 19:10 ] |
Заголовок сообщения: | Re: ПЛИС |
А что за игрушка, ежели не секрет? |
Автор: | pavia [ 17 янв 2014, 19:45 ] |
Заголовок сообщения: | Re: ПЛИС |
Продавец у которого заказывал на проверке. Поэтому набор заблокирован. Но похожий набор здесь. http://www.aliexpress.com/item/EP4CE6-C ... 92023.html На фотографиях это выглядит огромным на самом деле всё очень маленькое и компактное. Материнская плата 10х10см Зато из плюсов вижу, что много свободных выходов которые можно применить в реальной разработке. По цене в 2 раза дешевле оригинальной макетной платы ALTERA Cyclone IV. Из недостатка кварц 50Мгц. хотелось бы на 100 МГц. Камень EP4CE6E22C8N ALTERA Cyclone IV - мощный 6272 ячеек плюс около 250 умножителей. Из примочек 1) VGA выход 2) LCD дисплей. 3) Ethernet 4) SDRAM 16 МБайт. Хотел бы 32 но 16 тоже ничего. |
Автор: | SII [ 17 янв 2014, 22:42 ] |
Заголовок сообщения: | Re: ПЛИС |
pavia писал(а): Из недостатка кварц 50Мгц. хотелось бы на 100 МГц У ПЛИСин внутри стоят схемы управления синхронизацией. Они по-разному называются, но смысл у всех примерно одинаков: умножители-делители частоты с устранением перекоса сигналов и т.д. Т.е. внутри можно будет получить те же 300 МГц, если сама ПЛИС тянет. Цитата: Камень EP4CE6E22C8N ALTERA Cyclone IV - мощный 6272 ячеек плюс около 250 умножителей Ну, это не мощный. Мощные у Альтеры -- Стратихи, насколько помню, а Циклоны -- так, побаловаться. Хотя много что сделать можно, конечно. Быстрый сложный проц не сделаешь (не хватит ёмкости), но быстрый и простой или медленный и сложный -- вполне. |
Автор: | 418ImATeapot [ 19 янв 2014, 17:37 ] |
Заголовок сообщения: | Re: ПЛИС |
А какой программатор к нему подходит? |
Автор: | pavia [ 19 янв 2014, 19:20 ] |
Заголовок сообщения: | Re: ПЛИС |
Совместимый с JTAG. Я купил USB Blast этой же фирмы. Можно и 5 проводов, но LPT у меня нету. А да про умножители я ошибся их там 30 штук. До этого дня с ПЛИС не имел дело никакого вот сижу разбираюсь. Цитата: Хотя много что сделать можно, конечно. Быстрый сложный проц не сделаешь (не хватит ёмкости), но быстрый и простой или медленный и сложный -- вполне. Быстрый и простой тоже сделать не просто в таком объёме.
|
Автор: | SII [ 19 янв 2014, 20:19 ] |
Заголовок сообщения: | Re: ПЛИС |
pavia писал(а): Совместимый с JTAG. Я купил USB Blast этой же фирмы. Можно и 5 проводов, но LPT у меня нету Вроде Blaster он у Альтеры обзывается. На самом деле "совместимости с JTAG" здесь мало, ведь с ним должно работать ПО. Кроме того, уровень работы может быть разный: залить прошивку -- это одно, а иметь возможность отлаживать (смотреть, что там внутри творится) -- это уже несколько другое... Цитата: Быстрый и простой тоже сделать не просто в таком объёме. Ну, это смотря какой... Какую-нить Атмегу влепить без проблем можно. И, кстати говоря, под "быстрым" я имел в виду "алгоритмическую быстроту", т.е. производительность в тактах на инструкцию (или инструкциях на такт -- как больше нравится). |
Автор: | Yoda [ 20 янв 2014, 10:47 ] |
Заголовок сообщения: | Re: ПЛИС |
Тэээкс, полку ПЛИСоводов прибыло. Добро пожаловать в наш клуб! Как раз 17 февраля на Курсере начинается курс "Цифровые системы" для желающих овладеть программированием ПЛИС. Продолжительность курса - 2 месяца. В качестве учебного задания будет создаваться простой микропроцессор. |
Автор: | pavia [ 20 янв 2014, 11:28 ] |
Заголовок сообщения: | Re: ПЛИС |
Думаю что запишусь. Но честно к тому времени я буду знать уже много. Я и сейчас уже умею не плохую подготовку. Есть 2 языка. Verilog HDL VHDL Первый как мне кажется больше подходит для CPLD, а второй для FPGA или прямой транзисторной разработки. Оба языка честно не понравились - по намешали генерацию и логику. Так как современные FPGA это скорее CPLD с набором примитивных блоков таких как умножители сумматоры сдвиги, то я выбрал Verilog HDL. Так как в большинстве ПЛИС мало ячеек. То вот и приходиться создавать простой микропроцессор, чтобы перераспределить ресурсы ПЛИС в сторону памяти и внешней флеш памяти. И оптимизацией тоже придётся заниматься. Пока что меня интересует как работать с обратными связями в этих языках. |
Автор: | SII [ 20 янв 2014, 11:39 ] |
Заголовок сообщения: | Re: ПЛИС |
pavia писал(а): Так как современные FPGA это скорее CPLD с набором примитивных блоков таких как умножители сумматоры сдвиги, то я выбрал Verilog HDL Ну, я Верилог не переношу -- какой-то хаотичный, что ли, как и Си, который в его основу положен. Что же до ПЛИС, то нифига они не примитивные. Даже в простых микросхемах ячейки -- весьма сложные штуковины. Их можно "растащить" на примитивы и использовать ручками, но тогда не будет никакой переносимости даже в пределах продукции одной фирмы, потому что само внутреннее устройство ячеек постепенно меняется. Например, у Xilinx в старых сериях использовались 4-входовые LUT с одним выходом, а сейчас -- 6-входовые с двумя выходами. В старых простые умножители, в новых -- блоки DSP48, куда входят умножитель, предсумматор и целое АЛУ, выполняющее несколько операций. Ну и т.д. и т.п. |
Страница 1 из 3 | Часовой пояс: UTC + 3 часа |
Powered by phpBB® Forum Software © phpBB Group http://www.phpbb.com/ |